基于Verilog HDL的车速监控电路的设计.docx

我国目前ITS研究项目目前仍然处于刚起步阶段，理论不够成熟，技术不够充分，尤其是缺乏算法方面研究的研究人才，其次我国并位有能力和资金去建设一个能有高效迅速处理数据的超...

分类：工业大学 - 字数：8850

基于Verilog HDL的HDB3编码与译码.docx

由于它的这些优点，使得HDB3码具有较强的时钟恢复特性以及检错能力，它也因而成为CCITT 协会推荐使用的基带传输码型之一。近年来，可编程器件的容量以及功能随着FPGA/CPLD 的发展不断...

分类：工业大学 - 字数：11234

UART数据通信的系统架构比较简单，包括发送模块和接收模块等部分。中央处理器连接总线接口经过发送模块发送到对应的器件，再被接收模块接收，最后返回到总线接口。中央处理器还...

分类：工业大学 - 字数：8560

本页最多显示30条记录，更多相关论文请输入关键字查找。