基于Verilog HDL的车速监控电路的设计.docx

摘要:智能交通信息系统对交通道路管理起到至关重要的作用，它可以实现道路的智能化、信息化。它将信息、数据通信、传感器、计算机等技术有效地综合运用于一体，从而达到建立实时高效的综合运输管理系统的目的，而车速监控是其中极为重要的一环。

本文基于Quartus II软件开发环境，使用Verilog HDL语言完成了车速监控电路的设计，对各个模块进行编写车速监控电路程序，而后进行仿真测试与波形验证，并下载到FPGA测试板上进行实物演示。结果表明，车速监控电路可以完成对速度的监控。

关键词：智能交通；车速监控；Verilog HDL；FPGA

目录

摘要

ABSTRACT

第一章  概述-1

1.1研究背景与意义-1

1.2国内外研究现状-1

1.3论文内容-2

第二章  车速监控电路系统的设计-3

2.1开发平台-3

2.1.1Verilog HDL-3

2.1.2QuarterII-3

2.2监控电路总体设计-4

2.3系统各模块的设计-5

2.3.1分频模块-5

2.3.2按键消抖模块-6

2.3.3主控单元模块-7

2.3.4报警模块-8

2.3.5数码管显示模块-9

第三章  系统电路仿真验证-11

3.1Modsim软件仿真验证-11

3.1.1仿真波形-11

3.2FPGA的实现-12

3.2.1FPGA管脚分配-12

3.2.2FPGA功能演示-13

第四章  DC综合报告-15

4.1DC综合报告设计-15

4.1.1设计工具-15

4.1.2DC生成报告-16

结束语-19

致  谢-20

参考文献-21

附录A-22