基于FPGA的16x9先进先出器的设计与实现.doc

摘要：近年来，随着数字电子电路的集成规模越来越庞大，在数字电路系统中使用FPGA作为逻辑芯片已成为一种系统设计的常见模式。先进先出存储器作为一种数字系统中的常见数据存储模块，在越来越多的数字电路系统中被使用，主要用作数据缓存、跨时钟域处理等，因此对先进先出存储器进行研究和设计具有十分重要的意义。

在本课题的设计中，以Xilinx公司的FPGA芯片作为基础，利用硬件描述语言，使用ISE开发软件进行大小为16x9的先进先出存储器的设计。同时为了分析各类先进先出存储器的区别，在本课题中分别设计了同步先进先出存储器和异步先进先出存储器两种。在先进先出存储器的功能设计完成以后，为了验证所设计的先进先出存储器能够达到设计要求，以仿真软件Modelsim为验证平台，在其中编写测试激励文件，来分别对同步先进先出存储器和异步先进先出存储器的功能进行了仿真验证，通过对仿真结果的波形进行分析，可以得出所设计的两类先进先出存储器均能满足设计要求。

关键词：FPGA；先进先出存储器；功能仿真

目录

摘要

Abstract

第一章  绪论-1

1.1课题研究的背景与意义-1

1.2课题研究的内容和论文架构-2

第二章  相关技术与知识-3

2.1 EDA工具软件-3

2.2 硬件描述语言-7

2.3 FPGA分类及开发流程-8

2.4 数字电路单元模块与先进先出存储器原理-11

2.5 本章小结-12

第三章  先进先出存储器的设计与实现-13

3.1先进先出存储器总体设计-13

3.2同步先进先出存储器的设计与实现-13

3.2.1同步先进先出存储器的工作原理-13

3.2.1同步先进先出存储器的功能实现-14

3.3异步先进先出存储器的设计与实现-15

3.3.1异步先进先出存储器工作原理-15

3.3.2异步先进先出存储器设计问题-16

3.3.3异步先进先出存储器功能实现-17

3.4本章小结-18

第四章  设计仿真、分析与问题讨论-19

4.1同步先进先出存储器功能仿真-19

4.1.1初始状态验证-19

4.1.2写数据状态验证-19

4.1.3数据写满状态验证-19

4.1.4读数据状态验证-20

4.1.5数据读空状态验证-20

4.2异步先进先出存储器功能仿真-21

4.2.1初始状态验证-21

4.2.2写数据状态验证-21

4.2.3数据写满状态验证-21

4.2.4读数据状态验证-22

4.2.5数据读空状态验证-22

4.3本章小结-23

第五章  总结和展望-24

5.1 两种先进先出存储器的共同点-24

5.2两种先进先出存储器的不同点-24

5.3设计中的问题-24

结束语-25

致  谢-26

参考文献-27

附录  部分程序-28