基于APB总线的USART模块的ASIC静态时序分析.doc

摘要：现代社会，集成电路已成为各行各业实现信息化智能化的基础，不管是在人们生活中还是国防军事领域，他已经起着不可替代的作用。对此，集成电路的设计就提出了更高的要求，难度大大增加。方便快捷的静态时序分析成为集成电路设计中至关重要的一点。本文使用ARM公司提出的APB总线结构对USART模块进行ASIC静态时序分析，该设计基于SMIC 90nm工艺库，使用TCL脚本进行编程命令并实现静态时序分析流程。生成时序报告后对时序上的违例进行解决，得到最终结果。

关键词：集成电路；静态时序分析；静态时序分析分析工具

目录

摘要

Abstract

第一章  绪论-1

1.1集成电路的发展以及趋势-1

1.2静态时序分析的重要性-2

1.3本文的主要内容-2

第二章  设计环境-3

2.1数字集成电路设计流程-3

2.2Linux系统-4

2.3 TCL介绍-5

第三章  APB总线的工作原理-7

3.1 APB总线的概述-7

3.2 APB总线的架构-7

3.3 USART模块的工作-8

第四章  ASIC静态时序分析-10

4.1静态时序分析-10

4.1.1静态时序分析的主要步骤-10

4.1.2静态时序分析路径的定义-10

4.1.3静态时序分析的时序检查-11

4.2设置工作目录-13

4.3静态时序分析调用文件-14

4.4 Prime Time静态时序分析-15

4.4.1 设置环境变量-15

4.4.2设置时序约束-16

4.5时序违例检查-18

4.5.1 设置多周期路径-18

4.5.2设置虚假路径-19

4.5.3指定路径最小和最大延时、路径分析-19

4.5.4 setup time和hold time违例解决-20

4.6运行prime time-20

第五章 静态时序分析结果-23

5.1 生成report-23

5.2 report分析-24

结束语-25

致  谢-26

参考文献-27

附录-28

附录A 静态时序分析用到的脚本-28

附录B report结果-31