四位乘法器的FPGA设计与实现.doc

摘要：近年来,随着数字电子电路的集成度越来越高，在系统的设计过程中使用可编程逻辑器件FPGA已变得越来越常见。以FPGA芯片作为载体，使用硬件描述语言可以快速的实现系统中所想要的功能，同时利用第三方仿真功能软件，可以快速地对所设计的系统功能进行验证，从而达到提高系统开发效率的目的。

在本课题的设计中，以四位乘法器的电路设计与实现为案例，使用EDA工具进行了基于硬件描述语言这一设计方式的FPGA数字电路设计，并分别对串行和并行两种乘法器的实现方法从原理上和程序实现上进行了分析，也通过第三方仿真软件对上述两种乘法器进行了功能仿真，论证了所设计的乘法器的功能的正确性。同时为了对所设计的两种乘法器性能进行比较，通过从逻辑资源、运算效率等方面对这两种乘法器的差异进行了汇总分析，并给出了各种乘法器的特点。

关键词：FPGA；四位乘法器；仿真测试

目录

摘要

ABSTRACT

第一章  绪论-1

1.1课题研究的背景与意义-1

1.2课题研究的内容-2

1.3论文的主要框架-2

第二章  设计技术分析-3

2.1 EDA工具分析-3

2.2 FPGA分类原理及设计流程-6

2.3 硬件描述语言-11

2.4数字电路模块化设计-12

2.5 本章小结-13

第三章  四位乘法器的设计与实现-14

3.1四位乘法器总体设计概述-14

3.2四位串行乘法器的设计-15

3.2.1四位串行乘法器原理-15

3.2.2四位串行乘法器实现-15

3.2.3四位串行乘法器电路图-16

3.3四位并行乘法器的设计-16

3.3.1四位并行乘法器原理-16

3.3.2四位并行乘法器实现-17

3.3.3四位并行乘法器电路图-18

3.4本章小结-18

第四章  设计仿真、分析与问题讨论-19

4.1功能仿真测试概述-19

4.2四位串行乘法器仿真-19

4.2.1四位串行乘法器占用逻辑资源-19

4.2.2四位串行乘法器功能仿真-19

4.3四位并行乘法器仿真-20

4.3.1四位并行乘法器占用逻辑资源-20

4.3.2四位并行乘法器功能仿真-20

4.4乘法器的讨论-20

4.5设计过程问题总结-21

4.6本章小结-21

第五章  总结与展望-22

5.1乘法器设计总结-22

5.2乘法器设计展望-22

结束语-23

致谢-24

参考文献-25

附录1  部分程序-26

附录2  部分程序-28