基于Arm的Cortex M0架构的ASIC自动布局布线.doc

摘要：集成电路物理设计流程中最重要的环节之一是自动布局布线操作，设计的自动化级别也可以由它来调节，同时还能提供对版图中关键元件进行手工设计的能力，从而达到缩短设计周期又能提高性能指标的目的。在掌握了ARM结构及其核心架构Cortex-M0的前提下，本文利用Synopsys工具，并按照数字集成电路后端设计的流程，首先对所需数据进行必要整理，其次放置芯片的宏单元模块，并确定各种功能电路的放置位置，接着对CTS进行时序检测，最后对网表中器件进行逻辑连接，以实现版图中的物理连接，并提取了寄生参数和验证了物理版图。 

关键词：ARM架构；Cortex-M0架构；Verilog模块；自动布局布线

目录

摘要

ABSTRACT

第一章-绪论-1

1.1概述-1

1.2数字电路设计流程-1

1.2.1数字前端设计-1

1.2.2数字后端设计-2

1.3本文研究内容以及章节安排-3

第二章-Arm指令Cortex-M0和Verilog模块端口-4

2.1 ARM架构基础-4

2.1.1了解ARM历史版本-4

2.1.2通用寄存器-4

2.1.3 ARM各个模式-5

2.1.4 ARM指令集-6

2.2 Arm Cortex-Mo架构-6

2.3  Verilog模块-8

2.4  Verilog端口-9

2.4.1端口列表-9

2.4.2端口声明-9

2.4.3端口连接规则-10

2.4.4端口与外部信号的连接-11

2.4.5 命名端口连接命令-11

2.5 本章总结-11

第三章  ICC软件实际操作-12

3.1 设计流程-12

3.2 详细报告及结果分析-16

3.3 本章总结-16

第四章  布局布线及其注意事项-17

4.1 布局操作及注意事项-17

4.1.1 电源线布局限制（Power Net Placement Constraint）-17

4.1.2 快速迭代与粗略放置（Fast Iteration with Coarse Placement）-17

4.1.3 合理放置单元格（Legalize Cell Placement）-18

4.1.4 Timing_driven与Congestion_driven的比较-18

4.2 阻塞-19

4.2.1 阻塞原因-19

4.2.2 ICC软件中如何检查阻塞-21

4.3 本章总结-22

第五章  布局布线结果分析及其改善方案-23

5.1 布局最核心命令place_opt-23

5.2 分析阻塞问题-24

5.2.1 解决阻塞的方法-24

5.3 使用psynopt命令进行增强优化-26

5.4 本章小结-26

结束语-27

致谢-28

参考文献-29