基于FPGA和单片机的频率计设计_电气工程及其自动化.rar

摘要:由于电子技术的不断发展，在信号频率测量中对准确性和快速性的要求越来越高。传统的以单片机为核心的测频系统，测频速度较慢，无法满足高速、高精度的测频要求。而FPGA运行速度快，编程简易，内部集成锁项环，可以把外部时钟倍频，核心频率可以到几百兆赫兹，比单片机更适合需要高速运行的场合。论文首先确定频率计的总体设计方案，以FPGA为测频核心，用MCS-51系列单片机进行数据处理和频率显示。然后设计硬件电路的原理图，以FPGA为核心设计测频电路，以单片机为核心设计测频控制电路和显示电路，从而完成频率计的设计。最后进行软件上的编程、仿真、调试。

关键词：FPGA；频率计；单片机；高精度

目录

摘要

ABSTRACT

第1章 绪论-1

1.1 课题研究背景与意义-1

1.2 数字频率计概述-2

1.2.1 测频原理-2

1.2.2 误差分析-3

1.2.3 频率计设计方法-4

1.3 主要内容-5

第2章 硬件电路设计-7

2.1 频率计总体方案-7

2.2 FPGA模块-7

2.2.1 FPGA的结构和功能介绍-7

2.2.2 FPGA的数字逻辑实现原理-8

2.2.3 信号整形电路-9

2.2.4 FPGA硬件设计-10

2.3 单片机模块-10

2.3.1 AT89C51-10

2.3.2 单片机控制电路-13

2.3.3 键盘接口电路-14

2.3.4 单片机显示电路-15

2.4 电源模块-15

第3章 软件设计-18

3.1 QuartusⅡ概述-18

3.2 VHDL语言-19

3.2.1 VHDL简介-19

3.2.2 VHDL程序设计方法-20

3.3 FPGA的VHDL设计-21

3.3.1 预置门控信号模块-21

3.3.2 信号测量计数模块-22

3.4 单片机程序设计-24

3.4.1 单片机主程序-24

3.4.2 单片机测频子程序-25

第4章 结论与展望-28

4.1结论-28

4.2不足之处及未来展望-28

参考文献-30

致  谢-32