基于FPGA的智能数字频率计设计.doc

摘要：数字频率计是采用数字电路制做成的能实现对周期性变化信号频率测量的仪器。频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。通常的数字频率计是指电子计数式频率计。

FPGA是可编程逻辑器件，它是由一些最基本的逻辑单元即LUT构成平台，通过硬件描述语言（Verilog 或 VHDL）来完成电路设计，经过综合与布局，快速下载至 FPGA 上进行测试，是目前IC设计行业开发的主要工具。FPGA资源丰富，密度高、速度快、功耗低，非常适用于数字仪表设计。

本文利用FPGA技术设计数字信频率计，可以测100hz-10khz频率的波形。论文首先介绍了FPGA技术和Verilog等相关背景知识。讲述了数字频率计软硬件设计的思路和方法、设计流程及实现。数字频率计的软件部分包括：计数时钟，计时时钟，频率计数模块，数码管显示模块。通过Verilog语言编程实现各模块功能并进行仿真,硬件部分包括CycloneII开发板，显示电路以及电压比较电路。最后文章给出了系统调试步骤及结果，并对设计过程中的问题做了详细的总结。

本设计完成信号频率计的功能，经软件仿真、硬件调试，效果良好。

关键词：FPGA；数字频率计 ；数码管显示

目录

摘要

ABSTRACT

1　引言-1

1.1　设计背景与任务-1

1.2　论文安排-1

2　背景知识介绍-2

2.1　FPGA介绍-2

2.1.1　FPGA基本结构-2

2.1.2　FPGA特点-3

2.2　FPGA设计流程-4

2.2.1　总体划分-4

2.2.2　设计输入-4

2.2.3　综合-5

2.2.4　仿真和板级调试-6

2.3　Verilog HDL硬件描述语言简介-6

2.3.1　Verilog HDL历史-6

2.3.2　Verilog HDL与VHDL比较-7

2.3.3　Verilog HDL目前应用情况以及适合应用-8

2.4　采用Verilog HDL设计优点-8

2.4.1　传统设计方法-8

2.4.2　Verilog设计与传统设计方法比较-9

2.4.3 　Verilog软核重用-9

2.5　采用Verilog HDL设计流程-9

2.5.1　自顶向下设计理念-9

2.5.2　速度域面积互换原则-10

2.5.3　模块化设计-11

3　系统硬件设计-13

3.1　整形电路原理与实现-13

3.1.1　整形电路-13

3.1.2　电路实现-14

3.2　数码管电路原理与实现-15

3.2.1　4位7段数码管的原理-15

3.2.2　数码管引脚分配和实现-15

3.3　FPGA开发平台介绍-16

3.4　系统顶层-17

4　系统软件设计-18

4.1　各种频率时钟设计-18

4.1.1　计时时钟-18

4.1.2　数码管使能时钟-19

4.2　频率计数-20

4.2.1　计数模块-20

4.2.2　使能模块-21

4.2.3　防抖模块-23

4.3　数码管驱动-24

4.3.1　数码管片选信号实现-24

4.3.2　数码管显示实现-26

4.4　软件总体结构-28

5　设计实现和调试-29

5.1　代码软件仿真-29

5.1.1　modelsim介绍-29

5.1.2　软仿步骤-29

5.2　代码硬件下载调试-30

5.2.1　Quartus II介绍-31

5.2.2　Quartus使用以及程序下载-31

5.3　调试中遇到的问题及解决方案-33

6　致谢-34

参考文献-35

附录-36