基于FPGA的视频采集系统设计.docx

摘要:如今在视频的监控领域被广泛应用的主要是模拟类数字视频监控，模拟类的视频监控的研究开发相比而言更加成熟，性能比较好，应用更加广泛。而数字类的监控系统，乃是最近发展起来的新技术，它以视频图像压缩为核心，现在处在两种技术混合应用阶段，向并行数字的系统不断靠拢。

本系统主要由FPGA的最小系统和ADV7123数模信号的转换模块、SDRAM的缓存器，CMOS摄像头，VGA显示模块组成。在本设计中，硬件方面主要设计了FPGA核心板与其他模块之间的接口板；软件方面设计了整体的程序，包括：CMOS摄像头的驱动与读取视频程序、ADV7123视频D/A转换程序以及SDRAM驱动及读写程序和顶层程序。程序开始运行时，首先FPGA开始通过IIC总线配置CMOS摄像头寄存器，使它输出RGB565格式的视频数据；然后FPGA开始从CMOS中读出视频数据，通过写FIFO先进先出技术和SDRAM乒乓操作将每一帧的视频数据录入进SDRAM中；最后，要显示读取的视频时，再通过读FIFO和SDRAM的乒乓操作将SDRAM中的数据读取出来，并输送到ADV7123视频D/A转化模块，同时驱动VGA显示器将转化得到的模拟图像信号显示出来。

关键词：FPGA；CMOS；SDRAM；VGA

目录

摘要

Abstract

1 绪论-1

1.1 课题研究的背景及意义-1

1.2 本文的主要研究工作-2

2 系统方案设计-3

2.1 视频采集原理-3

2.2 系统主要硬件模块介绍-3

2.3 系统主要工作过程介绍-4

3 硬件电路设计-6

3.1 电源设计-6

3.2 下载电路及程序固化电路设计-6

3.3 OV7725摄像头选择-7

3.4 ADV7123D/A转换以及VGA接口-8

3.5 存储芯片选择与电路设计-9

3.6 接口PCB板设计-10

4 软件电路设计-12

4.1 系统硬件描述语言-12

4.1.1 Quartus II开发平台简介-12

4.1.2 Verilog HDL硬件描述语言-12

4.2 系统时钟和全局复位-12

4.2.1 全局时钟和局部时钟的设计-12

4.2.2 全局复位设计-14

4.3 IIC总线通信设计-14

4.3.1 IIC总线-14

4.3.2 摄像头寄存器配置与IIC通信设计-15

4.3.3 时序仿真-16

4.4 数据缓存FIFO设计-18

4.4.1 FIFO介绍-18

4.4.2 异步读写与乒乓操作-19

4.5 SDRAM缓存设计-19

4.5.1 SDRAM驱动及读写操作分析-19

4.5.2 SDRAM控制模块设计-20

4.5.3 时序仿真-21

4.6 VGA显示设计-22

4.6.1 VGA视频协议-22

4.6.2 VGA驱动与显示模块设计-22

4.7 软件整体框图及系统调试结果-23

结    论-25

参 考 文 献-26

附录A 系统顶层程序设计-27

附录B 系统硬件接口电路图-35

附录C 系统接口板PCB图-36

致    谢-37