在数字IC中逻辑级数对时序影响的分析与研究.docx

芯片设计是一个庞大而复杂的工作，成功的最终标准是，是否实现时序收敛。为了最终能准确达到项目所要求的流片时间，通过采用层次化的处理方法，将完整芯片细分成由众多小模块...

分类：科技学院 - 字数：10328

基于APB总线的USART模块的ASIC静态时序分析.doc

集成电路领域主要的验证方法就是静态时序分析。随着集成电路的发展，其设计规模的复杂度和可靠性的快速增长，对于设计的每一个环节都提出了更高的要求。而验证手段也必须要求...

分类：科技学院 - 字数：12015

讲述了8为RISC core的架构和模块划分，静态时序分析的详细概念，Prime Time工具的的介绍。本章不仅对静态时序分析的优势、必要性，时序分析步骤，路径的概念，AT、RAT、slack的含义，h...

分类：工业大学 - 字数：13686

物联网、云计算、大数据技术的高速发展，引发了芯片架构发生变革。随着这场变革的到来，英特尔公司对于芯片架构的垄断正在被一步步破除。这为我国在全世界范围内获取先进技术...

分类：工业大学 - 字数：11009

本文主要以异步时序逻辑电路为例，介绍了异步时序逻辑电路的分析方法和步骤。通过了解时序逻辑电路基本元件的内部结构和工作原理，掌握异步时序逻辑电路的特点，能够根据输入...

分类：SCI论文 - 字数：11524

本页最多显示30条记录，更多相关论文请输入关键字查找。