一种高线性低相噪的CMOS环形压控振荡器设计.doc

摘要：随着科研这一领域的开拓，无线通讯技术也处在快速发展的时段,而其中最处于目前主流技术的是CMOS射频集成电路和片上系统(SOC, System On Chip)的研发和应用。在无线通讯结构系统中，CMOS压控振荡器凭借其频率可控这一优势，成旨在目的是锁相环(PLL、phase、lockedloop)电路中不可或缺的组成环节。环形压控震荡器的优势之处囊括宽协调性、易集成性、结构性容易、高线性等，使得其在使用范围内得到广泛的运用，不可忽略的一个重要因素是压控振荡器能确保本振信号以及电路必需的高频率时钟信号的输出得到稳定的提供，然而这些年来压控振荡器较为火热的研究方面内容是：电路的能耗高低、范围大小的调节以及相位噪声的程度等指标。

本文以奠定基础的基本原理和实施的客观方法为切入点，合理运用振荡器的结构系统模型和阐述压控特性，并进行分析环形压控振荡器以及LC振荡器的结构框架。同样而言，本文特别是对振荡器的相位噪声程度特点实行了模型建立解析和简易的说明。建立在此基本原理上，设计一种囊括高线性、低相噪的压控振荡器的电路方案：压控振荡器电路运用TSMC 0.35μm CMOS来实现,而Cadence平台实现电路的仿真证明,在Virtuoso下，制作电路版图,最后并进行后仿真检验。其后仿真验证的结果表示,振荡器输出频率的可调谐范围约为50MHz～200MHz(@1.0V～1.8V)，振荡器增益187.5MHz/V，当频率约为100KHz时,在100kHz频偏处的相位噪声为-90dBc/Hz,在1MHz频偏处的相位噪声为-110dBc/Hz。

关键词：环形压控震荡器；低相噪；高线性

目录

摘要

ABSTRACT

第一章  绪论-1

1.1研究背景及意义-1

1.2本文内容-2

第二章  振荡器基本原理和方案选择-3

2.1双端负反馈分析法-3

2.2压控振荡器特性-4

2.3环形振荡器原理-8

第三章  设计和改进电路模板-15

3.1设计和改进VCO延时单元模块-15

3.2 抑制模块-18

3.3整形电路模块-21

第四章  电路的仿真分析-25

4.1 振荡波形仿真分析-25

4.2 相位噪声仿真分析-27

4.3 频率调节特性仿真分析-28

4.4 工艺角仿真-29

第五章  版图设计和后仿真验证-31

5.1版图的设计原则-31

5.2 环形振荡器版型的预设-31

5.3版图后仿真-33

第六章  芯片测试-38

6.1 芯片测试电路-38

6.2步骤测验和结论分析-39

6.3 实践总结-41

致  谢-42

参考文献-43