基于FPGA的DDR3控制器的分析与研究.doc

摘要: 存储器作为计算机系统的重要组成部分，决定着计算机的系统性能。传统的存储器已经不能够满足处理器对数据的高速访问，DDR3作为新一代内存具有大容量、高速率以及较好的兼容性。

本文是基于FPGA平台设计了DDR3读写控制器。首先对存储器的发展历程进行了阐述，然后着重介绍DDR3 SDRAM的结构原理及工作步骤，接着对DDR3的整体结构设计进行了分析，最后运用Modelsim进行仿真，从而验证了DDR3控制器的功能。

关键字：控制器；DDR3 SDRAM；FPGA

目录

摘要

ABSTRACT

第一章  绪论-1

1.1课题背景及其意义-1

1.2国内外发展现状-1

1.3主要研究内容-2

第二章  DDR3 SDRAM内存的简介-3

2.1DDR3 SDRAM技术特征-3

2.2DDR3 SDRAM的结构原理-4

2.3DDR3 SDRAM工作步骤-4

第三章  DDR3控制器整体设计-6

3.1DDR3芯片的选择-6

3.2硬件的介绍-6

3.3MCB IP控制器-6

3.3.1MCB IP的使用-7

3.3.2MCB用户接口信号-8

3.3.3MCB时钟介绍-9

3.4DDR3控制器的整体架构-10

第四章  DDR3控制器仿真及功能验证-12

4.1Modelsim仿真软件的介绍-12

4.2功能验证及仿真波形分析-12

4.3仿真中遇到的问题和解决方案-15

结束语-17

致  谢-18

参考文献-19

附录A-20

附录B-21

附录C-23