基于CPLD的数字时钟设计.doc

摘要：随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被看成一种用来显示时间的工具，它还需要能够实现更多其它的功能。高精度、多功能、小体积、低功耗，是现代时钟发展的趋势。在这种趋势下，时钟的数字化、多功能化已经成为现代时钟生产研究的主导设计方向。

本设计是基于CPLD的多功能数字钟设计，包含了时间显示电路，按键及指示灯电路，蜂鸣器电路，CPLD编程下载电路等模块。通过CPLD实现了数字时钟的显示，闹铃以及定时等功能。这种设计减少了所需芯片的种类和数量，缩小了体积，降低了功耗，提高了系统的可靠性。

关键词；CPLD；芯片；数字时钟

目录

摘要

Abstract

1 前言-3

2 总体方案设计-3

2.1方案论述-3

2.2设计方式-4

3 单元模块硬件电路设计-5

3.1时间显示电路模块设计-5

3.2按键及指示灯电路模块的设计-6

3.3蜂鸣器及有源晶振电路的设计-7

3.4 CPLD编程下载电路的设计-8

3.5电源电路电路的设计-10

3.6 EPM7128SLC84器件介绍-10

3.7机械按键抖动电路-11

4 软件设计-12

4.1 时钟节拍产生模块-12

4.2模式选择功能模块-13

4.3快速时间设置功能模块-15

4.4秒、分、时计时与时间调整模块-15

4.5闹铃与整点报时模块-16

4.6 7段显示译码模块-17

4.7 按键去抖动模块-18

5 系统功能及功能仿真-19

5.1 顶层原理图-19

5.2系统功能-19

5.3功能仿真-20

结论-21

参考文献-22

致谢-23

附录A-24